XC3S500E 核心板 最小系統板

引出了所有I/O資源 帶JTAG調試下載接口

型號 Core3S500E

SKU 6692

品牌 Waveshare

{{ tax_price(sale_price) | formatPrice }} {{ tax_price(orig_price) | formatPrice }}
- +
  • 數量 價格
  • {{price.num}}+ {{tax_price(price.price) | formatPrice}}
  • 產品詳情
  • 產品資料
  • 包裝信息
加入購物車

產品簡介

注:Xilinx ISE 12支持Winxp/Win7,不兼容Win8

Core3S500E是一款基于XC3S500E為主控芯片的核心板,它的主要特點是:

  • 板載1pcs XCF04S
  • 板載FPGA的基本電路,包括晶振電路等
  • 板載nCONFIG按鍵、RESET按鍵、4 x LED
  • 引出了所有I/O資源
  • 帶JTAG調試下載接口
  • 排針間距2.0mm,體積較小,適合接入用戶系統

資源簡介

FPGA開發板 CoreXC3S500E
    [ 芯片簡介 ]
  1. XC3S500E
    以下為 XC3S500E的核心資源參數:
    工作頻率:50MHz;
    工作電壓:1.15V~3.3V;
    封  裝:QFP208;I/O口:116 ;
    Les:500K;RAM:360kb;
    DCMs:4;
    調試下載:可通過JTAG接口實現下載。
  2. AMS1117-3.3
    3.3V穩壓器件。
  3. AMS1117-2.5
    2.5V穩壓器件。
  4. AMS1117-1.2
    1.2V穩壓器件。
  5. XCF04S
    串行FLASH存儲器,用于存儲代碼。
    [ 其它器件簡介 ]
  1. 電源LED
  2. 用戶LED
  3. 芯片初始化標志LED
  4. 復位按鍵
  5. nCONFIG按鍵
    可對FPGA芯片進行重配置,相當于重啟電源。
  6. 50M有源晶振
    [ 接口簡介 ]
  1. JTAG接口
    支持下載與調試。
  2. FPGA引腳接口
    引出VCC、GND及所有I/O,方便與外設進行連接。

產品圖片

FPGA開發板 Core3S500E
Core3S500E正面側視圖
divider
FPGA開發板 Core3S500E
Core3S500E背面側視圖
divider
divider
FPGA開發板 Open3S500E-C
Core3S500E接入仿真器
divider
FPGA開發板 Open3S500E-C
Core3S500E接入底板
特別注意:
· 本產品提供調試、下載接口,但不自帶仿真、下載功能,亦不配送下載器。
· 本產品不包括示意圖中的仿真器,如有需要,請另行購買。

外形尺寸

JTAG接口定義

開發資料

包含如下內容:

  • 電路原理圖(PDF格式)
  • 用戶手冊
  • 示例代碼(Verilog,VHDL)
  • Xilinx器件手冊(包括各類器件Datasheet,開發資料)
  • Xilinx開發軟件(Xilinx ISE 12——支持Winxp/Win7,不兼容Win8)
資料路徑:www.6683025.live/wiki/Core3S500E

詳細配置

  1. Core3S500E開發板 x1
1
人生赚钱最佳时期